%0 Journal Article
%T 2-D Hierarchical Compaction Algorithm for VLSI Layout Reuse<br>面向VLSI版图复用技术的二维层次式压缩算法
%A ZHAO Zi
%A |jian
%A CAI Yi
%A |ci
%A HONG Xian
%A |long
%A HUANG Song
%A |jue
%A LIU Yi
%A XIE Min
%A <br>赵子健
%A 蔡懿慈
%A 洪先龙
%A 黄松珏
%A 刘毅
%A 谢民
%J 半导体学报
%D 2000
%I 
%X 面对 VLSI生产工艺的不断更新 ,利用已有的版图 ,迅速获得适应新工艺的新版图 ,已成为市场上实际的需求 .提出的基于约束图的压缩算法 ,是面向全芯片压缩的二维压缩算法 .它采用层次式压缩策略 ,“落叶池”等新的数据结构 ,在压缩过程中放松模块间的连线 ,具有自动加入拐弯的功能 .从两个例子的压缩结果 ,可以看出这是一个实用的新压缩算法
%K compaction algorithm
%K VLSI
%K layout reuse<br>压缩算法
%K VLSI
%K 版图复用
%U http://www.alljournals.cn/get_abstract_url.aspx?pcid=5B3AB970F71A803DEACDC0559115BFCF0A068CD97DD29835&cid=1319827C0C74AAE8D654BEA21B7F54D3&jid=025C8057C4D37C4BA0041DC7DE7C758F&aid=47A04914C0AEF8DE&yid=9806D0D4EAA9BED3&vid=659D3B06EBF534A7&iid=5D311CA918CA9A03&sid=F7C11D7E3E8C5D3F&eid=4C69616AE50D2DDC&journal_id=1674-4926&journal_name=半导体学报&referenced_num=0&reference_num=7