%0 Journal Article
%T Hierarchical Extraction of Global Capacitance Matrix for 3D VLSI Interconnects<br>三维互连全耦合电容矩阵的层次式提取算法
%A Yu Wenjian
%A Lu Taotao
%A Wang Zeyi
%A and Hong Xianlong
%A <br>喻文健
%A 陆涛涛
%A 王泽毅
%A 洪先龙
%J 半导体学报
%D 2005
%I 
%X 基于直接边界元素法，提出一种边界电容矩阵概念，从而实现了三维互连电容的层次式提取算法．该算法将三维求解区域划分为若干小块，对每个小块分别计算其边界电容矩阵，再通过层次式合并算法便可得到全耦合互连电容矩阵．数值实验表明，本方法进行电容提取的速度比商业软件SpiceLink、虚拟多介质快速算法、区域分解法等均快一个数量级以上．
%K VLSI
%K interconnect
%K capacitance matrix
%K hierarchical computation
%K BEM<br>超大规模集成电路
%K 互连线
%K 电容矩阵
%K 层次式计算
%K 边界元法
%U http://www.alljournals.cn/get_abstract_url.aspx?pcid=5B3AB970F71A803DEACDC0559115BFCF0A068CD97DD29835&cid=1319827C0C74AAE8D654BEA21B7F54D3&jid=025C8057C4D37C4BA0041DC7DE7C758F&aid=D956237D15BAD0ED&yid=2DD7160C83D0ACED&vid=96C778EE049EE47D&iid=CA4FD0336C81A37A&sid=974CBB04624305A1&eid=3D9746C06EC12B45&journal_id=1674-4926&journal_name=半导体学报&referenced_num=1&reference_num=11