%0 Journal Article
%T Analysis and Design of a ΔΣ Modulator for Fractional-N Frequency Synthesis
%A Zhang Weichao
%A Xu Jun
%A Zheng Zengyu
%A Ren Junyan
%J 半导体学报
%D 2006
%I 
%X 提出了一种适用于分数分频锁相环频率综合器的全数字噪声整型 ΔΣ调制器电路结构新的设计方法,并将其最终实现. 采用了流水线技术和新的CST算法优化多位输入加法器结构，从而降低了整体的复杂度和功耗. 这种电路结构通过了Matlab的行为级仿真，ASIC全定制实现并流片，该结构也通过VHDL综合实现验证，最后给出的测试结果表明该电路具有良好的性能，可应用于单片千兆赫兹级低功耗CMOS频率综合器中.
%K ΔΣ调制器
%K 分数分频频率综合器
%K 噪声整型结构
%U http://www.alljournals.cn/get_abstract_url.aspx?pcid=5B3AB970F71A803DEACDC0559115BFCF0A068CD97DD29835&cid=1319827C0C74AAE8D654BEA21B7F54D3&jid=025C8057C4D37C4BA0041DC7DE7C758F&aid=A92121A9E1AF99CB&yid=37904DC365DD7266&vid=DB817633AA4F79B9&iid=CA4FD0336C81A37A&sid=2001E0D53B7B80EC&eid=D997634CFE9B6321&journal_id=1674-4926&journal_name=半导体学报&referenced_num=0&reference_num=9