%0 Journal Article
%T Design of High-Performance Multiphase Clock Generator Used in LVDS Driver with 0.25μm CMOS Technology<br>采用0.25μmCMOS工艺、适用于LVDS驱动器的高性能多相时钟生成器的设计
%A CHEN Yu
%A HONG Zhi-liang
%A ZHU Jiang
%A <br>陈钰
%A 洪志良
%A 朱江
%J 半导体学报
%D 2001
%I 
%X 提出了一种适用于 L VDS驱动器的电荷泵锁相环 (PL L)多相时钟生成器的设计方法 ,特别是在压控环形振荡器 (VCO)设计中采用了高温度补偿和高电源抑制比的新技术 ,使得 VCO的固定频率基本不受温度和电源电压变化的影响 .采用 U MC的 0 .2 5 μm CMOS工艺模型 ,在 Cadence的环境下用 spectre S仿真器模拟 ,结果表明设计的 PL L 对于不同的 PVT:SSS、TTT、FFF、SFS、FSF(头两个字母表示工艺变化引起的模型参数的变化 ,第三个字母表示系统工作条件 :T为 75℃ ,3.3V;S为 12 5℃ ,3.0 V;F为 0℃ ,3.6 V) ,均能得到符合标准要求的7相时钟信号 ,其中 VCO固定频
%K phase locked loop
%K multi-phase clock
%K generator
%K ring voltage-controlled oscillator
%K temperature compensation
%K supply sensitivity<br>锁相环
%K 多相时钟生成器
%K 环形压控振荡器
%K 温度补偿
%K 电源抑制比
%U http://www.alljournals.cn/get_abstract_url.aspx?pcid=5B3AB970F71A803DEACDC0559115BFCF0A068CD97DD29835&cid=1319827C0C74AAE8D654BEA21B7F54D3&jid=025C8057C4D37C4BA0041DC7DE7C758F&aid=9DBA50D59047C533&yid=14E7EF987E4155E6&vid=BC12EA701C895178&iid=5D311CA918CA9A03&sid=81A5772701933E75&eid=CD794621A184DC14&journal_id=1674-4926&journal_name=半导体学报&referenced_num=2&reference_num=7