%0 Journal Article
%T Design of 2.5GHz Low Phase Noise CMOS LC-VCO<br>2.5GHz低相位噪声CMOS LC VCO的设计(英文)
%A Zhang Haiqing
%A ZHANG QianLing
%A <br>张海清
%A 章倩苓
%J 半导体学报
%D 2003
%I 
%X 用0 .35μm、一层多晶、四层金属、3.3V的标准全数字CMOS工艺设计了一个全集成的2 .5 GHz L C VCO,电路采用全差分互补负跨导结构以降低电路功耗和减少器件1/ f噪声的影响.为了减少高频噪声的影响,采用了在片L C滤波技术.可变电容采用增强型MOS可变电容,取得了2 3%的频率调节范围.采用单个16边形的对称片上螺旋电感,并在电感下加接地屏蔽层,从而减少芯片面积,优化Q值.取得了在离中心频率1MHz处- 118d Bc/ Hz的相位噪声性能.电源电压为3.3V时的功耗为4 m A.
%K 2
%K 5GHz LC
%K VCO
%K phase noise
%K accumulation varactors
%K on
%K chip spiral inductor<br>2.5GHz
%K LC
%K VCO
%K 相位噪声
%K 增强型可变电容
%K 片上集成螺旋电感
%U http://www.alljournals.cn/get_abstract_url.aspx?pcid=5B3AB970F71A803DEACDC0559115BFCF0A068CD97DD29835&cid=1319827C0C74AAE8D654BEA21B7F54D3&jid=025C8057C4D37C4BA0041DC7DE7C758F&aid=2451177500AB8724&yid=D43C4A19B2EE3C0A&vid=B91E8C6D6FE990DB&iid=708DD6B15D2464E8&sid=B8D8B337883846D1&eid=E2D70FDCD65737D1&journal_id=1674-4926&journal_name=半导体学报&referenced_num=5&reference_num=9