%0 Journal Article
%T 一种减小关键路径延迟的回路布线法
%A 乔长阁
%A 洪先龙
%J 半导体学报
%D 1996
%I 
%X 传统的性能驱动布线算法受限于树形或固定的布线拓扑结构．本文提出一种回路性能优化布线算法，针对树形线网布线，通过在已存在的布线树上加入回路来减小所选择关键路径的延迟时间或线网的最大延迟．我们将互连线树归结为分布传输线网络并采用Ｅｌｍｏｒｅ延迟计算方法．本文证明，通过选择适当的ＲＣ，在连接节点与关键节点之间加入连线可达到减小所选择线网中关键路径延迟或线网最大延迟的目的．实验结果表明，我们的方法有效且可以集成在现有ＣＡＤ性能优化布线系统中．本文同时给出了所加入线段长度的计算方法．
%K 集成电路
%K 路径延尺
%K 回路布线法
%U http://www.alljournals.cn/get_abstract_url.aspx?pcid=5B3AB970F71A803DEACDC0559115BFCF0A068CD97DD29835&cid=1319827C0C74AAE8D654BEA21B7F54D3&jid=025C8057C4D37C4BA0041DC7DE7C758F&aid=87426E32716E2A6D&yid=8A15F8B0AA0E5323&vid=BCA2697F357F2001&iid=708DD6B15D2464E8&sid=C990359CEBD48A9E&eid=450524CAAD043961&journal_id=1674-4926&journal_name=半导体学报&referenced_num=0&reference_num=5