%0 Journal Article
%T 高性能70nm CMOS器件(英文)
%A 徐秋霞
%A 钱鹤
%A 殷华湘
%A 贾林
%A 季红浩
%A 陈宝钦
%A 朱亚江
%A 刘明
%J 半导体学报
%D 2001
%I 
%X 首次在国内成功地制作了栅长为 70 nm的高性能 CMOS器件 .为了抑制 70 nm器件的短沟道效应同时提高它的驱动能力 ,采用了一些新的关键工艺技术 ,包括 3nm的氮化栅氧化介质 ,多晶硅双栅电极 ,采用重离子注入的超陡倒掺杂沟道剖面 ,锗预无定形注入加低能注入形成的超浅源漏延伸区 ,以及锗预无定形注入加特殊清洗处理制备薄的、低阻自对准硅化物等 . CMOS器件的最短的栅长 (即多晶硅栅条宽度 )只有 70 nm,其 NMOS的阈值电压、跨导和关态电流分别为 0 .2 8V、 490 m S/m和 0 .0 8n A/μm ;而 PMOS阈值电压、跨导和关态电流分别为- 0 .3V、 34 0 m S/m m和
%K 高性能
%K 70nmCMOS器件
%K 源漏延伸区
%K 氮化栅氧化介质
%K 锗预无定形注入
%K 自对准硅化物
%U http://www.alljournals.cn/get_abstract_url.aspx?pcid=5B3AB970F71A803DEACDC0559115BFCF0A068CD97DD29835&cid=1319827C0C74AAE8D654BEA21B7F54D3&jid=025C8057C4D37C4BA0041DC7DE7C758F&aid=E1B9045EF90E465713B29D9360EEA677&yid=14E7EF987E4155E6&vid=BC12EA701C895178&iid=0B39A22176CE99FB&sid=03A030BB0C519C60&eid=12DC19455C3A2FA8&journal_id=1674-4926&journal_name=半导体学报&referenced_num=0&reference_num=0