%0 Journal Article
%T Experimental Evidence of Interface-Trap-Related SILC in Ultrathin (4nm- and 2.5nm-Thick) n-MOSFET and p-MOSFET Under Hot-Carrier Stress<br>超薄栅MOS器件热载流子应力下SILC的产生机制(英文)
%A Yang Guoyong
%A Huo Zongliang
%A Wang Jinyan
%A Mao Lingfeng
%A Wang Ziou
%A Tan Changhua
%A Xu Mingzhen
%A <br>杨国勇
%A 霍宗亮
%A 王金延
%A 毛凌锋
%A 王子欧
%A 谭长华
%A 许铭真
%J 半导体学报
%D 2003
%I 
%X 通过测量界面陷阱的产生,研究了超薄栅n MOS和p MOS器件在热载流子应力下的应力感应漏电流( SIL C) .在实验结果的基础上,发现对于不同器件类型( n沟和p沟)、不同沟道长度( 1、0 .5、0 .2 75和0 .13 5 μm)、不同栅氧化层厚度( 4和2 .5 nm) ,热载流子应力后的SIL C产生和界面陷阱产生之间均存在线性关系.这些实验证据表明MOS器件减薄后,SIL C的产生与界面陷阱关系非常密切
%K SILC
%K hot carrier stress
%K ultra-thin gate oxide
%K MOSFET<br>应力感应漏电流
%K 热载流子应力
%K 超薄栅氧化层
%K MOS器件
%U http://www.alljournals.cn/get_abstract_url.aspx?pcid=5B3AB970F71A803DEACDC0559115BFCF0A068CD97DD29835&cid=1319827C0C74AAE8D654BEA21B7F54D3&jid=025C8057C4D37C4BA0041DC7DE7C758F&aid=ABC5B65736E24AFF&yid=D43C4A19B2EE3C0A&vid=B91E8C6D6FE990DB&iid=B31275AF3241DB2D&sid=57EA20F731155703&eid=E513158F1BE1471F&journal_id=1674-4926&journal_name=半导体学报&referenced_num=0&reference_num=17