%0 Journal Article
%T Fully-Depleted SOI CMOS Devices and Circuits<br>薄膜全耗尽SOICMOS器件和电路
%A 孙海锋
%A 刘新宇
%A 海潮和
%J 半导体学报
%D 2001
%I 
%X 对全耗尽 SOI(FD SOI) CMOS器件和电路进行了研究 ,硅膜厚度为 70 nm.器件采用双多晶硅栅结构 ,即NMOS器件采用 P+多晶硅栅 ,PMOS器件采用 N+多晶硅栅 ,在轻沟道掺杂条件下 ,得到器件的阈值电压接近0 .7V.为了减小源漏电阻以及防止在沟道边缘出现空洞 (V oids) ,采用了注 Ge硅化物工艺 ,源漏方块电阻约为5 .2Ω /□ .经过工艺流片 ,获得了性能良好的器件和电路 .其中当工作电压为 5 V时 ,0 .8μm 10 1级环振单级延迟为 45 ps
%K SOI CMOS device
%K fully depleted
%K double gate
%K Ti
%K SALICIDE using Ge preamorphization<br>SOICMOS器件
%K 全耗尽
%K 双栅
%K 注Ge硅化物
%U http://www.alljournals.cn/get_abstract_url.aspx?pcid=5B3AB970F71A803DEACDC0559115BFCF0A068CD97DD29835&cid=1319827C0C74AAE8D654BEA21B7F54D3&jid=025C8057C4D37C4BA0041DC7DE7C758F&aid=A56B5EA80FAB207D&yid=14E7EF987E4155E6&vid=BC12EA701C895178&iid=DF92D298D3FF1E6E&sid=3005465426CC5B70&eid=114891522AE71A91&journal_id=1674-4926&journal_name=半导体学报&referenced_num=0&reference_num=7