%0 Journal Article
%T 硅膜厚度和背栅对SIMOX／SOI薄膜全耗尽MOSFET特性影响的研究
%A 魏丽琼
%A 程玉华
%A 孙玉秀
%A 阎桂珍
%A 李映雪
%A 武国英
%A 王阳元
%J 半导体学报
%D 1995
%I 
%X 本文报道了薄膜ＳＩＭＯＸ／ＳＯＩ材料上全耗尽ＭＯＳＦＥＴ的制备情况，并对不同硅膜厚度和不同背面栅压下的器件特性进行了分析和比较．实验结果表明，全耗尽器件完全消除了＂Ｋｉｎｋ＂效应，低场电子迁移率典型值为６２０ｃｍ２／Ｖ·ｓ，空穴迁移率为２１０ｃｍ２／Ｖ·ｓ，泄漏电流低于１０－１２Ａ；随着硅膜厚度的减簿，器件的驱动电流明显增加，亚阈值特性得到改善；全耗尽器件正、背栅之间有强烈的耦合作用，背表面状况可以对器件特性产生明显影响．该工作为以后薄膜全耗尽ＳＩＭＯＸ／ＳＯＩ电路的研制与分析奠定了基础．
%K MOSFET
%K SIMOX
%K SOI
%K 薄膜
%K 硅膜厚度
%K 背栅
%U http://www.alljournals.cn/get_abstract_url.aspx?pcid=5B3AB970F71A803DEACDC0559115BFCF0A068CD97DD29835&cid=1319827C0C74AAE8D654BEA21B7F54D3&jid=025C8057C4D37C4BA0041DC7DE7C758F&aid=D5C3372F8F0D27B1&yid=BBCD5003575B2B5F&vid=7801E6FC5AE9020C&iid=38B194292C032A66&sid=9F6DA927E843CD50&eid=CC0ECB9C52F1B85F&journal_id=1674-4926&journal_name=半导体学报&referenced_num=1&reference_num=3