%0 Journal Article
%T A 10-bit 50-MS/s CMOS Pipelined Folding A/D Converter<br>一个10位、50MS/s CMOS折叠流水结构A/D转换器
%A Li Zhigang
%A Shi Yin
%A Yu Yunhua
%A Liu Yang
%A <br>李志刚
%A 石寅
%A 于云华
%A 刘扬
%J 半导体学报
%D 2004
%I 
%X 在 0.6μmDPDM标准数字CMOS工艺条件下 ,实现 10位折叠流水结构A/D转换器 ,使用动态匹配技术 ,消除折叠预放电路的失调效应 ;提出基于单向隔离模拟开关的分步预处理 ,有效压缩了电路规模 ,降低了系统功耗 .在5V电源电压下 ,仿真结果为 :当采样频率为50MSPS时 ,功耗为 12 0mW ,输入模拟信号和二进制输出码之间延迟为2.5个时钟周期 ,芯片面积 1.44mm2 .
%K analog-to-digital converter
%K CMOS analog integrated circuit
%K folding and interpolation
%K offset
%K dynamic element matching
%K single-way analog switch<br>A/D转换器
%K CMOS模拟集成电路
%K 折叠插值
%K 失调
%K 动态匹配
%K 单向隔离模拟开关
%U http://www.alljournals.cn/get_abstract_url.aspx?pcid=5B3AB970F71A803DEACDC0559115BFCF0A068CD97DD29835&cid=1319827C0C74AAE8D654BEA21B7F54D3&jid=025C8057C4D37C4BA0041DC7DE7C758F&aid=2BD57FD5794D9DDE&yid=D0E58B75BFD8E51C&vid=C5154311167311FE&iid=B31275AF3241DB2D&sid=2A92ABD90588B251&eid=00B9006659EBD8AC&journal_id=1674-4926&journal_name=半导体学报&referenced_num=2&reference_num=10