%0 Journal Article
%T 多元逻辑12位×12位超高速乘法器
%A 王守觉
%A 石寅
%A 朱荣华
%J 半导体学报
%D 1987
%I 
%X 本文以多元逻辑电路(DYL)中的线性与或门为“细胞,构思了体现这种基本门逻辑结构特长的高速数码乘法器结构方案,获得了比目前国际上商品化的高速乘法器更高的运算速度.实验设计制作的 12位× 12位乘法器实测结果表明:最大乘法时间在10ns左右,并能直接插入TTL电路系统使用. 文中分析了DYL线性与或门在二值逻辑系统中的逻辑结构、电路结构特点,提出了用这种基本门构成高速组合逻辑电路的综合方法,并讨论了实现这种基本门阵列高速的关键.
%U http://www.alljournals.cn/get_abstract_url.aspx?pcid=5B3AB970F71A803DEACDC0559115BFCF0A068CD97DD29835&cid=1319827C0C74AAE8D654BEA21B7F54D3&jid=025C8057C4D37C4BA0041DC7DE7C758F&aid=D63F0D1D3AFC4144&yid=9C2DB0A0D5ABE6F8&vid=5D311CA918CA9A03&iid=94C357A881DFC066&sid=4D4C81DBA842B7BD&eid=8143FF92EEF26F96&journal_id=1674-4926&journal_name=半导体学报&referenced_num=8&reference_num=0