%0 Journal Article
%T MOS模拟集成电路的噪声分析和低噪声设计
%A 王国裕
%A 南德恒
%J 半导体学报
%D 1986
%I 
%X 本文论述了MOS器件的噪声和电路噪声的分析方法,提出了MOS模拟集成电路的低噪声设计原则.对开关电容网络中的1/f噪声和抽样过程所产生的混叠噪声作了较详细的说明,并以MOS运算放大器单元电路、开关电容积分电路为例作了噪声分析与低噪声设计.最后介绍了实验单元电路及其实测结果.
%U http://www.alljournals.cn/get_abstract_url.aspx?pcid=5B3AB970F71A803DEACDC0559115BFCF0A068CD97DD29835&cid=1319827C0C74AAE8D654BEA21B7F54D3&jid=025C8057C4D37C4BA0041DC7DE7C758F&aid=1C1E0B71695F363A&yid=4E65715CCF57055A&vid=DF92D298D3FF1E6E&iid=CA4FD0336C81A37A&sid=B91E8C6D6FE990DB&eid=9971A5E270697F23&journal_id=1674-4926&journal_name=半导体学报&referenced_num=1&reference_num=0