%0 Journal Article
%T A low power fast-settling frequency-presetting PLL frequency synthesizer<br>一种低功耗频率预置快速锁定的锁相环频率综合器
%A Geng Zhiqing
%A Yan Xiaozhou
%A Lou Wenfeng
%A Feng Peng
%A Wu Nanjian
%A <br>耿志卿
%A 颜小舟
%A 楼文峰
%A 冯鹏
%A 吴南健
%J 半导体学报
%D 2010
%I 
%X 本文提出了一种2.4GHz低功耗频率预置快速锁定的锁相环频率综合器，该频率综合器使用0.18um 的CMOS 工艺制作。设计了低功耗的混合信号压控振荡器，双模预置分频器，数字处理器和非易失性存储器来降低整体系统的功耗和减小锁定时间。数字处理器可以在工艺偏差的情况下自动的校正压控振荡器的预置频率，使得对振荡器频率的预置可以达到很高的精度。测试结果表明，在1.8V 的电源电压下，频率综合器的电流消耗为4mA，它的典型的锁定时间小于3us。
%K fast-settling
%K presetting
%K low power
%K PLL
%K synthesizer oindent<br>快速锁定
%K 预置
%K 低功耗
%K PLL
%K 频率综合器
%U http://www.alljournals.cn/get_abstract_url.aspx?pcid=5B3AB970F71A803DEACDC0559115BFCF0A068CD97DD29835&cid=1319827C0C74AAE8D654BEA21B7F54D3&jid=025C8057C4D37C4BA0041DC7DE7C758F&aid=8AC2CF0BB7795885D240D4E7FB5CAC82&yid=140ECF96957D60B2&vid=4AD960B5AD2D111A&iid=5D311CA918CA9A03&sid=934482301D6D2468&eid=B31275AF3241DB2D&journal_id=1674-4926&journal_name=半导体学报&referenced_num=0&reference_num=0