%0 Journal Article
%T A fast lock frequency synthesizer using an improved adaptive frequency calibration<br>具有改进型自适应频率校准的快速锁定频率综合器
%A Yin Yadong
%A Yan Yuepeng
%A Liang Weiwei
%A Du Zhankun
%A <br>阴亚东
%A 阎跃鹏
%A 梁伟伟
%A 杜占坤
%J 半导体学报
%D 2010
%I 
%X 本文介绍了一种具有改进型自适应频率教准（AFC）模块的快速锁定锁相环型频率综合器，该综合器使用0.18ucm CMOS工艺实现。AFC的工作模式有两种：频率校准模式和存储/加载模式。频率校准模式使用了一种新型的鉴频器可以把频率校准时间缩短到16uS。在存储/加载模式下，通过保存频率校准后的结果并且在需要时加载，AFC可在1uS内使压控振荡器（VCO）的频率恢复为校准过的频率点。测试结果显示，VCO的谐振范围为620~920MHz；在环路带宽为10kHz时，锁相环带内噪声为-82dBc/Hz；频率校准模式下的锁定时间为20uS而存储/加载模式下为5uS；在1.8V供电下，锁定后频率综合器的工作电流为12mA。
%K Adaptive frequency calibration (AFC)
%K frequency detector (FD)
%K frequency synthesizer
%K phase-locked loop (PLL)<br>自适应频率校准
%K 鉴频器
%K 频率综合器
%K 锁相环
%U http://www.alljournals.cn/get_abstract_url.aspx?pcid=5B3AB970F71A803DEACDC0559115BFCF0A068CD97DD29835&cid=1319827C0C74AAE8D654BEA21B7F54D3&jid=025C8057C4D37C4BA0041DC7DE7C758F&aid=CC57FC1E5088C8E2077055841A35342A&yid=140ECF96957D60B2&vid=4AD960B5AD2D111A&iid=B31275AF3241DB2D&sid=D60C05699E4A1576&eid=B31275AF3241DB2D&journal_id=1674-4926&journal_name=半导体学报&referenced_num=0&reference_num=7