%0 Journal Article
%T A 12-bit 40-MS/s SHA-less pipelined ADC using a front-end RC matching technique<br>采用前端RC匹配技术的12位40兆赫兹无采样保持的流水线模数转换器
%A Fan Mingjun
%A Ren Junyan
%A Shu Guanghu
%A Guo Yao
%A Li Ning
%A Ye Fan
%A Xu Jun
%A <br>范明俊
%A 任俊彦
%A 舒光华
%A 过瑶
%A 李宁
%A 叶凡
%A 许俊
%J 半导体学报
%D 2011
%I 
%X 12位40兆赫兹流水线模数转换器采用了前端RC时间常数匹配技术和一组相应的不同占空比时钟时序方法。在不需要繁琐的后端版图仿真验证的情况下，可以很好的提高无采样保持结构流水线模数转换器的线性度。本设计采用0.13微米中芯国际工艺流片实现。通过取消采样保持器技术，运放共享技术和低功耗运放设计来确保低功耗和小面积的设计要求。在40兆赫兹采样时钟和10.2兆赫兹正弦输入信号下，此模数转换器可以达到78.2dB 的无杂散动态范围（SFDR），60.5dB 的信噪失真比（SNDR）和 -75.5dB 的总谐波失真，在1.2伏的电源电压下，功耗仅为15.6毫瓦。
%K analog-to-digital converter
%K opamp-sharing
%K RC matching
%K SHA-less
%K low-power<br>匹配技术
%K ADC
%K 前端
%K MS
%K 流水线
%K 总谐波失真
%K 遥控
%K CMOS技术
%U http://www.alljournals.cn/get_abstract_url.aspx?pcid=5B3AB970F71A803DEACDC0559115BFCF0A068CD97DD29835&cid=1319827C0C74AAE8D654BEA21B7F54D3&jid=025C8057C4D37C4BA0041DC7DE7C758F&aid=B047010EA6B90EC43473B6B0C404B393&yid=9377ED8094509821&vid=9971A5E270697F23&iid=CA4FD0336C81A37A&sid=B4A56061AF526896&eid=94C357A881DFC066&journal_id=1674-4926&journal_name=半导体学报&referenced_num=1&reference_num=0