%0 Journal Article
%T JPEG2000自适应算术编码器FPGA设计
%A 杨珂
%A 刘明业
%J 北京理工大学学报
%D 2005
%X 研究JPEG2000标准中自适应算术编码器的硬件实现问题,提出一种适合ASIC实现的并行结构,并在FPGA上对其进行了仿真验证.该设计使用VHDL语言在RTL级描述;并以XILINXXC2V8000-5FF1152为基础,在ISE5.2下完成综合及后仿真.在整个JPEG2000设计中,最高工作时钟66MHz,自适应算术编码器处理速度可达到0.25bit/cycle.
%K JPEG2000
%K 嵌入式块编码
%K 算术编码器
%K FPGA
%K 图像压缩
%K 硬件描述语言
%U http://journal.bit.edu.cn/zr/ch/reader/view_abstract.aspx?file_no=20050311&flag=1