All Title Author
Keywords Abstract


JPEG2000自适应算术编码器FPGA设计

Keywords: JPEG2000,嵌入式块编码,算术编码器,FPGA,图像压缩,硬件描述语言

Full-Text   Cite this paper   Add to My Lib

Abstract:

研究JPEG2000标准中自适应算术编码器的硬件实现问题,提出一种适合ASIC实现的并行结构,并在FPGA上对其进行了仿真验证.该设计使用VHDL语言在RTL级描述;并以XILINXXC2V8000-5FF1152为基础,在ISE5.2下完成综合及后仿真.在整个JPEG2000设计中,最高工作时钟66MHz,自适应算术编码器处理速度可达到0.25bit/cycle.

Full-Text

comments powered by Disqus